一、PCB設計電源線布置原則：

1.根據(jù)電流大小，盡量調(diào)寬導線布線。

2.電源線、地線的走向應與信號的傳遞方向一致。

3.在電路板的電源輸入端應接上10-100μF的去耦電容。

 

二、PCB設計地線布置原則：

1.數(shù)字地與模擬地分開。

2.接地線應盡量加粗，致少能通過3倍于電路板上的允許電流，一般應達2-3mm。

3.接地線應盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。

 

三、PCB設計去耦電容配置原則：

1.電路板電源輸入端跨接10-100μF的電解電容，若能大于100μF則更好。

2.每個集成芯片的Vcc和GND之間跨接一個0.01-0.1μF的陶瓷電容。如空間不允許，可為每4-10個芯片配置一個1-10μF的鉭電容。

3.對抗噪能力弱，關斷電流變化大的器件，以及ROM、RAM，應在Vcc和GND間接去耦電容。

4.在單片機復位端“RESET”上配以0.01μF的去耦電容。

5.去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。

 

四、PCB設計器件配置原則：

1.時鐘發(fā)生器、晶振和CPU的時鐘輸入端應盡量靠近且遠離其它低頻器件。

2.小電流電路和大電流電路盡量遠離邏輯電路。

3.電路板在機箱中的位置和方向，應保證發(fā)熱量大的器件處在上方。

五 功率線、交流線和信號線分開走線

功率線、交流線盡量布置在和信號線不同的板上，否則應和信號線分開走線。

 

五、PCB設計其它原則：

1.總線加10K左右的上拉電阻，有利于抗干擾。

2.布線時各條地址線盡量一樣長短，且盡量短。

3.PCB板兩面的線盡量垂直布置，防相互干擾。

4.去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。

5.不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。

6.發(fā)熱的元器件（如大功率電阻等）應避開易受溫度影響的器件（如電解電容等）。

7.采用全譯碼比線譯碼具有較強的抗干擾性。 

 

    為扼制大功率器件對微控制器部分數(shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地`模擬地在接向公共接地點時，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個孔，用較粗的銅線從孔中穿過，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈).

    當印刷電路板以外的信號線相連時，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。

    對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路，應該用金屬罩屏蔽起來。鐵磁屏蔽對500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時，要注意不同材料接觸時引起的電位差造成的腐蝕。