針對PCB區(qū)塊產(chǎn)生的EMI干擾問題，可使用EMI改善對策元件重點改善。

 

消費者對電子產(chǎn)品的性能要求不斷提高，而電子元件的性能表現(xiàn)大幅躍升，在發(fā)展高性能可攜式行動裝置前，開發(fā)者最頭痛的仍是如何將高速中央處理器、GPU、RF無線傳輸元件安置于系統(tǒng)中，彼此又不會因電磁干擾問題使得產(chǎn)品無法通過驗證...

 

系統(tǒng)開發(fā)者在針對開發(fā)要求，開始進行應(yīng)用方案選擇，大多會傾向?qū)ふ倚阅芨摺⑺俣雀斓慕鉀Q方案，例如SoC、GPU、無線傳輸、無線充電等應(yīng)用方案，都會以更新、更快的角度進行方案選擇，但若同時將這些應(yīng)用方案塞到設(shè)備機殼中，如果沒有針對電磁波改善方案進行設(shè)計，完成的產(chǎn)品肯定無法通過電磁干擾(Electro Magnetic Interference，EMI)產(chǎn)品驗證關(guān)卡，甚至可能造成產(chǎn)品無法出貨。

 

在射頻、核心處理器、高速記憶體等高頻元件區(qū)塊，可使用金屬屏蔽方式改善產(chǎn)品EMI影響問題。

 

PCB的布線設(shè)計需注意走線訊號特性，避免產(chǎn)品快完成設(shè)計時才必須進行EMI問題改善。

 

PCB布線的設(shè)計方式，需針對電源、高頻線路搭配設(shè)計經(jīng)驗進行調(diào)整，減少開發(fā)期間的EMI問題投入成本。

 

一般來說，電子產(chǎn)品通常若在開發(fā)過程中，未能重視EMI問題對策與改善，通常會在后段即將進行量產(chǎn)才發(fā)現(xiàn)EMI問題必須改善，此時才在事后進行設(shè)計檢討、測試、改善對策元件追加／試做，耗用的成本會比在開案初期即同時考量設(shè)計改善方案要來得高許多，往往在設(shè)計案的時限一步步逼近時，在時間壓力下若因EMI問題而使PCB設(shè)計必須做某部分的妥協(xié)，更是得不償失。

 

利用局部金屬屏蔽 解決重點EMI問題

除了從模組化元件利用金屬屏蔽方式，降低高頻、高速元件可能造成的電磁干擾噪訊外，另一個產(chǎn)生電子波干擾的重要源頭，就是PCB電路板本身，系統(tǒng)開發(fā)者必須在投入開發(fā)的初期就能預(yù)先進行各式抑制電磁干擾源發(fā)生的設(shè)計問題，或搭配被動元件、輔助設(shè)計措施進行產(chǎn)品的電磁干擾問題改善。電子系統(tǒng)中，除了關(guān)鍵元件的高頻運作下，可能產(chǎn)生電磁干擾問題外，另一大電磁干擾問題來源，就是印刷電路板本身的設(shè)計不良，使得電磁波干擾問題會有趨于惡化的現(xiàn)象。開發(fā)產(chǎn)品必須針對不同的設(shè)計需求，選擇適宜的設(shè)計形式降低可能產(chǎn)生的電磁干擾影響。

 

通常PCB設(shè)計工作需要仰賴系統(tǒng)設(shè)計者多年累積的開發(fā)經(jīng)驗，或利用精密的驗證模型系統(tǒng)，在產(chǎn)品開發(fā)進行前先以機殼框體結(jié)構(gòu)、載板、元件特性、電源配置等參數(shù)，先進行軟體參數(shù)模擬分析，試著在投入研發(fā)資源前，先初步確認電磁干擾問題的可能影響狀態(tài)，再進行細部的外型、機構(gòu)、電路或元件重新配置方式，儘可能將電磁干擾問題的可能成因降到最低。

 

在設(shè)計過程考量EMI設(shè)計對策

一般來說，電子產(chǎn)品通常會在完成初步驗證設(shè)計，即同步進行電磁干擾驗證工作，此時的設(shè)計方案在外型與機構(gòu)仍有相當大程度的設(shè)計修改彈性，若驗證設(shè)計測出的電磁干擾問題相當嚴重，就必須選擇重新配置零組件、或改善部分機構(gòu)或防護材料的設(shè)置。

 

但若電磁干擾問題的影響採用元件重新配置的改善幅度有限，或PCB板本身就太小、根本沒有空間重新配置關(guān)鍵元件，這時能進行電磁波干擾問題改善的設(shè)計方針，就必須朝不同設(shè)計技巧、或利用電磁波抑制對策元件進行重點式設(shè)計改善。而多數(shù)設(shè)計方案為了降低后期驗證、可能造成電磁干擾問題不易修正問題，或是減少投入修正電磁干擾問題的額外成本，較合適的作法是在每個開發(fā)階段都加入減低電磁干擾的線路設(shè)計考量，讓整體電路設(shè)計可將電磁干擾問題降低減緩。

 

若以目前最熱門的智慧型行動裝置為例，一般的設(shè)計條件中，大多會選擇納入核心處理器(CPU)、繪圖處理器(GPU)、記憶體(DDR SDRAM)、儲存記憶卡...等關(guān)鍵元件，而高頻元件以處理器、繪圖處理器、記憶體為主，目前行動裝置處理器外部時脈動輒超過1GHz，這在機構(gòu)空間相對有限的小尺寸設(shè)計方案中，并不容易改善其電磁干擾問題，而高頻運行也容易干擾周邊元件正常運行，較常見的作法是于PCB印刷電路板做好區(qū)塊接地、搭配金屬護罩把高頻元件利用金屬屏蔽，最大幅度地減少電磁干擾影響。

 

使用改善EMI干擾對策元件 緩解設(shè)計產(chǎn)品的EMI影響

但搭配金屬屏蔽設(shè)計，必須搭配PCB印刷電路板的接地布線進行配合，于高頻元件周邊預(yù)留金屬屏蔽可用的固定焊點，焊點除具備直接屏蔽效果外，也必須同時達到屏蔽接地設(shè)計，讓高頻電磁干擾問題有效被抑制。解決了最大的EMI問題干擾源后，對于PCB本身的干擾問題改善，就可搭配對策性電磁干擾改善元件進行EMI問題加強改善設(shè)計。

 

例如，針對CPU線路需要的時脈電路，可以追加防止電磁干擾用的濾波電路，而據(jù)高頻資料傳輸運行狀態(tài)的GPU高頻I/O，可以追加設(shè)置共模扼流線圈(Common mode Choke Coil)，至于也可選擇幾個關(guān)鍵IC，在其電源線路上設(shè)置旁路電容(Bypass Condenser)、或搭配Ferrite Beads(FB)元件設(shè)計。

 

而共模扼流線圈元件，通常可以在主機板或介面卡上相當常見，共模扼流線圈主要是針對EMI問題進行濾波改善，尤其是針對高速信號線可能產(chǎn)生的電磁波向外輻射的抑制效果特別好，也可用于消除信號線的輸入干擾訊號、或各式環(huán)境噪訊／機殼內(nèi)噪訊的干擾問題。共模扼流線圈又稱共模電感、共模線圈，尤其在交換式電源設(shè)計方案中相當常見，目前已有針對小型電路設(shè)計的貼片型元件。

 

針對高頻線路區(qū)塊 進行重點EMI對策元件設(shè)置

而Ferrite Beads(磁珠)元件方面，磁珠本身具有很高的電阻率、磁導(dǎo)率，可以等效于電阻與電感的串連特性，但Ferrite Beads實際的電阻、電感值會隨著頻率產(chǎn)生變化，由于Ferrite Beads比一般電感有更好的高頻濾波特性。Ferrite Beads本身的材料為鐵氧體的立方晶格的亞鐵磁性材料，鐵氧體材料可以是鐵鎳合金或鐵鎂合金，因為這種材料的高頻損耗相當大、且具備較高的磁導(dǎo)率，用于電磁干擾重點防治設(shè)計相當有用。

 

鐵氧體材料特性也可用于電路板的EMI問題改善方面，一般來說在低頻段時，F(xiàn)errite Beads的阻抗表現(xiàn)為由電感的阻抗來構(gòu)成，低頻狀態(tài)的電阻值相當?shù)?，磁芯本身的磁?dǎo)率高、電感量表現(xiàn)較大，電磁干擾受電感反應(yīng)影響。在高頻使用段方面，F(xiàn)errite Beads的阻抗由電阻特性呈現(xiàn)，隨著外部頻率升高、磁芯之磁導(dǎo)率對應(yīng)降低，這會導(dǎo)致Ferrite Beads的電感量減小、但此時磁芯損耗會增加(電阻增加)，當高頻信號通過鐵氧體電磁干擾反而會被吸收、轉(zhuǎn)換成熱能形式逸散能量。

 

至于Ferrite Beads鐵氧體的抑制元件可廣泛用于PCB印制電路板、數(shù)據(jù)線、電源線，例如，在PCB電路板電源線入口端加上Ferrite Beads鐵氧體抑制元件，即可有效濾除區(qū)塊電路的高頻干擾，另鐵氧體磁環(huán)、磁珠也可用于抑制信號線、電源線的高頻干擾／突波干擾，同時具吸收靜電放電脈沖能力。